成长 进步 分享

Great works are performed not by strength, but by perseverance

HDL学习要点

HDL有很多并且复杂的语法,但是使用其去设计可综合的电路时,往往只会用到几条语法。很多初学者由于不清楚HDL的特点,往往花费了大量的时间,最终也不见得一定有好结果。因此,本文总结了HDL的基本技能,在学习过程中,你只要能用硬件描述语言(Verilog or VHDL)能完成如下功能模块,那么就可以不再花时间专门学习HDL语法。

  • 组合逻辑电路
  1. 门级逻辑:与、或、非、异或、同或等。
  2. 多路选择器、比较器。
  3. 运算逻辑:加、减法器。
  • 时序逻辑电路
  1. D触发器(A.同步复位,B.异步复位)
  2. 计数器(A.加,B.减,C.可加可减)
  3. 状态机(推荐三段式状态机)
  4. 常见的IP核(A.RAM,B.ROM,C.FIFO)
  5. 流水线
  • 静态时序分析/时序约束
  1. 理解D触发器的“保持时间”、“建立时间”。
  2. 理解“关键路径延时”。
  3. 了解静态时序分析的模型。
  4. 在静态时序分析模型基础上,分析:内部路径延时、B.输入路径延时、C.输出路径延时、D.直接组合逻辑延时。

当你能用HDL描述以上12种电路时,那么恭喜你,数字芯片设计的大门已经向你打开。接下来,HDL已经不是你学习的重点了,你需要的是去学习与自己研究方向相关的理论知识,然后把这两者结合就可以实现你自己想要的任何复杂程度的电路了。

点赞

发表评论

电子邮件地址不会被公开。 必填项已用*标注